Autor: PEIXOTO, D.C.C.

Orientador: MATA, J. M.

Outros autores: ;

Linhas de pesquisa no CNPq: CIÊNCIAS EXATAS E DA TERRA / ARQUITETURA DE SISTEMAS DE COMPUTAÇÃO

Unidade: INSTITUTO DE CIÊNCIAS EXATAS
Departamento: CIÊNCIA DA COMPUTAÇÃO

Palavras-Chave: SÍNTESE DE ALTO NÍVEL - DESCRIÇÃO COMPORTAMENTAL - REPRESENTAÇÃO INTERNA

A automação do projeto de uma descrição comportamental para a implementação estrutural é feita através da síntese de alto nível. A síntese de alto nível é o processo de tradução de uma descrição comportamental de um sistema digital para uma descrição estrutural. O comportamento pode ser descrito algoritmicamente em uma linguagem de descrição de hardware como VHDL (VHSIC Hardware Description Language). A estrutura é uma implementação no nível de tranferência entre registradores (RTL), que inclui um "datapath" e uma unidade de controle. Devido a complexidade, a síntese de alto nível é dividida em várias etapas. Na primeira etapa, a especificação comportamental é traduzida para uma representação interna, geralmente chamada de grafo de fluxo de dados e de controle (CDFG). Em seguida, são executados o escalonamento, a alocação de recursos e os "bindings", para mapear o CDFG na estrutura. Escalonamento atribui "control steps" as operações executadas no CDFG. A alocação determina o número e o tipo de recursos de hardware a serem usados pelo sistema, como unidades funcionais e interconexão. "Bindings" de recursos associa operações e valores a cada recurso de hardware alocado. O nosso trabalho enfoca a primeira etapa da síntese de alto nível: tradução da descrição comportamental para uma representação interna chamada SDS (System Data Structure). Para isso é usada uma interface visual chamada OSCAR, que possibilita especificar o sistema digital. Em geral, a síntese de alto nível requer uma linguagem de especificação comportamental, a qual deve ter o poder de descrever todo o comportamento deste sistema. Nesse trabalho, foi escolhida a linguagem VHDL devido a sua padronização e a sua popularidade. Para obter a representação SDS da especificação VHDL foi construído um tradutor que recebe como entrada a descrição da interface OSCAR e gera uma representação SDS.

Apoio: LECOM - DCC / UFMGp>